PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-130914

(43) Date of publication of application: 13.05.1994

(51)Int.Cl.

G09G 3/28

(21)Application number: 04-149083

(71)Applicant: NEC CORP

(22) Date of filing:

09.06.1992


(72)Inventor: TANAKA AKIO

(54) PLASMA DISPLAY DRIVING DEVICE

(57)Abstract:

PURPOSE: To efficiently recover the reactive power of a capacitive load by connecting a two-way switch, where gates and sources of two N-channel MOS transistors TRs are connected to each other respectively, in series to an inductance.

CONSTITUTION: When a first P-channel MOSFET MP1 is turned on, a gate N2 of N-channel MOSFETs MN3 and MN4 rises, and MOSFETs MN3 and MN4 are turned on to constitute a resonance circuit, and the output rises. When the output rises to VO, a MOSFET MN1 is turned on, the gate N2 falls, and MOSFETs MN3 and MN4 are turned off to dusconnect the resonance circuit, and a second P-channel MOSFET MP2 is turned on to fix the output at VO. At the time of fall of the output, MOSFETs



MN3 and MN4 are turned on to constitute the resonance circuit in the same manner, and the MOSFET MN2 is turned on to fix the output at 0V when the output falls to 0V. At this time, all of energy fOCLVO2 stored in CL is recovered to e1 by the operation of the resonance circuit.

LEGAL STATUS

[Date of request for examination]

27.12.1996

Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2770657

[Date of registration]

17.04.1998

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平6-130914

(43)公開日 平成6年(1994)5月13日

(51) Int.Cl.⁵

識別記号 庁内整理番号 FΙ

技術表示箇所

G 0 9 G 3/28

J 7335-5G

審査請求 未請求 請求項の数2(全 5 頁)

(21)出願番号

特願平4-149083

(22)出願日

平成4年(1992)6月9日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72) 発明者 田中 昭生

東京都港区芝五丁目7番1号日本電気株式

会社内


(74)代理人 弁理士 京本 直樹 (外2名)


(54) 【発明の名称】 プラズマディスプレイの駆動装置

(57)【要約】

【目的】容量性負荷の無効電力を効率よく回収しうるプ ラズマディスプレイ駆動装置を提供することである。

【構成】高電圧パルス発生器とドライバーICを備え、 高電圧パルス発生器は2つのNチャネルMOSトランジ スタのそれぞれのゲートどうし、ソースどうしを接続し た双方向性スイッチをインダクタに接続した構造を有す る。





1

【特許請求の範囲】

【請求項1】 高電圧パルス発生器と複数の電極を駆動 するドライバーICを有するプラズマディスプレイの駆 動装置において、前記高電圧パルス発生器は、2つのN チャネル型MOSトランジスタのそれぞれのゲートどう し、ソースどうしを接続した双方向性スイッチをインダ クタンスに直列に接続することを特徴とするプラズマデ ィスプレイの駆動装置。

【請求項2】 前記高電圧パルス発生器の出力をドライ バーICの高圧部共通電源端子に接続することを特徴と 10 する請求項1記載のプラズマディスプレイの駆動装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、プラズマディスプレイ の駆動装置に関し、特に容量性負荷の無効電力を回収す る低電力駆動装置に関する。

[0002]

【従来の技術】従来、この種のプラズマディスプレイの 低電力駆動装置は、図6(a)に示すように負荷容量C ι と、Cι に比べ十分大きい容量をもつコンデンサC1 と、C1からC1 を充電するためのスイッチの役割をす るPチャネルMOSFET MP1とダイオードD1 と、C」を放電するためのスイッチの役割をするNチャ ネルMOSFET MN1とダイオードD2と、充放電 時にC₁と共振回路を形成して無効電力を回収するため のインダクタL1と、出力をV。に固定するPチャネル MOSFET MP2と、接地電位に固定するNチャネ ルMOSFET MN2とを有している (エネルギー・ リカバリー・サステイン・サーキット・フォア・ザ・A Cプラズマディスプレイ (Energy Recove 30 rySustain Circuit for the AC Plasma Display), L·F·W eber, SID 87 DIGEST, P92-9 5, 1987参照)。負荷容量C_L はプラズマディスプ レイパネルに存在する対向容量や線間容量等の寄生容量 であり、駆動周波数をfoとすると、通常ならfoCL V。2 の電力が無駄に消費されてしまう。

【0003】この装置は、この無効電力を回収するもの であり、次のような動作をする。図6(b)のように、 出力を立上げる場合、MP1をオンにして図7のような 40 をオンにして出力をV。に固定する。 等価回路を形成する。L1, Ci によって構成される共 振回路によって出力はV。まで立上り、その瞬間にMP 2をオンにして出力をV。に固定する。逆に出力を立下 げる場合、MN1をオンにして図7のような共振回路を 構成して出力をOVまで立下げ、MN2をオンにしてO Vに固定する。これら一連の動作は、共振回路の動作で あり、C₁を充電したエネルギーは再びC1に回収され る。又、この動作によってC1の電位は、自動的にVo /2に固定される。

[0004]

【発明が解決しようとする課題】この従来の低電力駆動 装置では、電力回収効率を上げるためには、スイッチの 働きをするMP1、MN1及び逆流防止のダイオードD 1, D2に存在する抵抗を下げる必要がある。しかしな がら、PチャネルMOSFETは一般にNチャネル型に 比ベオン抵抗が高く、オン抵抗を下げようとするとペレ ットサイズを大きくする必要があり、ドレイン・ソース 間に存在する寄生容量を増大させる。この寄生容量の充

2

【0005】さらに、ダイオードD1. D2にはダイオ ード固有のViがあり、このViによる損失も比較的大 きな効率の悪化につながる。特に100Vを越えるスイ ッチングを行う時、V:が比較的小さいショットキーバ リアダイオードが使えないため、問題はさらに重大とな る。さらに、複数の電極に別々のパルスを加える場合、 同じ回路をいくつも用意する必要があり、はなはだ高価 なものになるという問題点があった。

放電の電力は回収されないため効率を悪化させる。

[0006]

【課題を解決するための手段】本発明のプラズマディス プレイの駆動装置は、2つのNチャネル型MOSトラン ジスタのそれぞれのゲートどうし、ソースどうしを接続 した双方向性スイッチをインダクタンスに直列に接続す る高電圧パルス発生器を備えている。そして高電圧パル ス発生器で作られた高電圧パルスを、複数の電極を駆動 するドライバーICの高圧部共通電源端子に接続する。 また前記ドライバーICが表示の有無によって選択電極 数を変えるその値によって高電圧パルス発生器のトラン ジスタのオン時間を制御することを特徴としている。

 $\{00007\}$

【実施例】次に本発明について図面を参照して説明す る。図1は本発明の低電力駆動装置の一実施例を示す図 で、(a)は回路図、(b)は、その動作を示すタイミ ング図である。第1のPチャネルMOSFET MP1 をオンにすることで、NチャネルMOSFET MN 3, MN4のゲートN2が立上り、MN3, MN4がオ ンとなって図7の共振回路が構成され出力が立上る。出 力がV。まで立上った所でMN1をオンにしてゲートN 2を立下げ、MN3、MN4をオフにして共振回路を切 断すると共に、第2のPチャネルMOSFET MP2

【0008】出力を立下げる時は、同様にしてMN3. MN4をオンにして共振回路を構成し、出力がOVまで 立下がった所でMN2をオンにして出力をOVに固定す る。この時、共振回路の働きによりC」に蓄えられてい たfo Ci Vo2 のエネルギーは全てC1に回収され

【0009】次に本発明を複数の電極を駆動するドライ パーICに活用する一実施例のプロック図とそのタイミ ング図をそれぞれ図2(a)と(b)に示す。この図に 50 おいて、ドライバーIC21は64本の出力を持ち、そ 3

れぞれACプラズマディスプレイのカラム側電極に接続 される。ドライバーIC21のシフトレジスタ24に は、点灯ドットの有無によって、1,0がゲートアレイ 22から入力され、ラッチイネイブル信号によってその データが記憶される。

【0010】一方、低電力駆動装置23はゲートアレイ 22によってタイミングを調整され、その出力はドライ バーIC21の高圧部電源端子に接続される。データが 1となって選択された出力では、PMOSFETがオン となり、高圧部電源端子のパルス(低電力駆動装置の出 10 カ)が現れる。データが0となって選択されない出力で は、NMOSFETがオンとなって出力はロウにクラン プされる。これによって1つの低電力駆動装置によって 複数の電極が駆動でき、安価なプラズマディスプレイモ ジュールが構成できる。

【0011】 通常図2のようにデータによって選択する 電極数を変えると負荷容量に当るCLが変化するため、 出力の立上り及び立下りが図5のように変化する。図3 は、このような変化に追従するタイミングを作り出すゲ ートアレイの回路例であり、図4はその時のタイミング 20 成が可能となる。 例である。アップカウンタ1には、ドライバーICに入 力するものと同じ信号を入力し、選択する電極数をカウ ントする。この値はラッチ1に蓄えられ、オフセット値 と加算されてダウンカウンタ1,2に入力される。オフ セット値とは、選択電極数が〇の時に低電力駆動装置の 出力につながる寄生容量の換算値である。Togは高電 圧パルスの基本波形であり、Togの立上りによってF F1の出力aをセットしてダウンカウンタ1を始動さ せ、カウンタに入力されたデータ数つまりはオフセット 値と選択電極数の和をカウントした後出力 a をリセット 30 する。同様にTogに立下りによってFF2の出力りは セットされ、ダウンカウンタ2によるカウント後リセッ トされる。このようにドライバーに入力するデータ(選 択電極数)を立上り時間、立下り時間に置きかえること で、低電力駆動装置に入力するタイミングを作り出して いる。

[0012]

【発明の効果】以上説明したように本発明の低電力駆動 装置は、共振回路のスイッチとしてNチャネルMOSF ETの双方向性スイッチを使用しており、電流径路にダ 40 イオードが含まれていないため、図8のようにダイオー

ドのV。によるロスを無くすことができる。さらに一般 にPチャネルMOSFETは同一ペレットサイズにおい てNチャネル型に比べ電流能力が小さく、同じ電流能力 を得るためにはペレットサイズを大きくする必要があ る。この時ドレインーソース間寄生容量を増大させ、こ の容量の充放電は回収されないため、効率悪化の一因と なっている。従来、共振回路の電流径路にPチャネルM OSFETを使用していたのに対し、本発明は電流径路 にNチャネルMOSFETのみを使用しているためこの 分のロスを削減することができる。

【0013】さらに従来複数の電極を駆動する場合、そ の電極数分だけ低電力駆動装置を必要としていたのに対 し、本発明は安価なドライバー I Cを使用して1つの低 電力駆動装置で複数の電極を駆動でき、大幅なコストダ ウンが可能となる。選択電極数が変わった際のタイミン グの変化は、表示データに応じてタイミングを変化させ ることによって、余分なディスクリート部分の追加を必 要とせず、余分な寄生容量の追加も避けられる。以上、 本発明により安価で低電力のプラズマディスプレイの構

【図面の簡単な説明】

【図1】(a), (b)は、それぞれ本発明の低電力駆 動装置の回路図とタイミング図である。

【図2】(a), (b) は、それぞれドライバー I Cと 低電力駆動装置を組合せた場合の回路図とタイミング図 である。

【図3】図2の場合のタイミングを発生するゲートアレ イのブロック図である。

【図4】図3の動作を説明するタイミング図である。

【図5】ドライバーICの選択電極数が変化した場合の 出力波形である。

【図6】(a), (b)は、それぞれ従来の低電力駆動 装置の回路図とタイミング図である。

【図7】共振回路の等価回路図である。

【図8】スイッチ部の特性を比較した図である。 【符号の説明】

MP1, MP2 **PチャネルMOSFET**


MN1~MN4 NチャネルMOSFET


C 1 コンデンサ

 C_L 負荷容量

> D1, D2 ダイオード


【図7】






【図3】






【図5】



[図8]



【図6】

